

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平6-205067

(43) 公開日 平成6年 (1994) 7月22日

(51) Int. Cl.⁵
H04L 27/38

識別記号 庁内整理番号

F I

技術表示箇所

9297-5K

H04L 27/00

G

審査請求 未請求 請求項の数12 (全 44 頁)

(21) 出願番号 特願平5-236878

(22) 出願日 平成5年 (1993) 9月22日

(31) 優先権主張番号 特願平4-256270

(32) 優先日 平4 (1992) 9月25日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 岩松 隆則

神奈川県川崎市中原区上小田中1015番地

富士 通株式会社内

(72) 発明者 青野 芳民

神奈川県川崎市中原区上小田中1015番地

富士 通株式会社内

(72) 発明者 小林 健造

神奈川県川崎市中原区上小田中1015番地

富士 通株式会社内

(74) 代理人 弁理士 真田 有


(54) 【発明の名称】 準同期検波復調回路

(57) 【要約】

【目的】 本発明は、QAM信号を準同期検波して復調する多重無線装置やデジタル移動通信に用いて好適な準同期検波復調回路に関し、QAM信号の互に直交する2信号間の影響を無くしてドリフト制御等を行なえるようにすることを目的とする。

【構成】 準同期検波復調回路において、IおよびQ信号の正規復調レベルよりの誤差 E_i および E_q を検出するI、Qチャネル誤差検出手段8Aと、I、Qチャネル誤差検出手段8Aで検出された誤差 E_i および E_q と位相回転を補正するために使用された信号 $\sin \theta$ および $\cos \theta$ よりドリフト成分 Δi および Δq を抽出するドリフト成分抽出手段8Bと、ドリフト成分抽出手段8Bで抽出したドリフト成分 Δi および Δq を濾波してドリフト補正回路3-1、3-Qに出力するフィルタ手段9とを備えるように構成する。

第1の発明の原理ブロック図



【特許請求の範囲】

【請求項1】 直交変調信号を直交検波器(1)で準同期検波して2系列からなる直交検波信号を得てから、該直交検波信号について位相回転部(4)で位相回転を施して、直交変調信号のIおよびQ系列の信号を復調する準同期検波復調回路において、

前記IおよびQ信号の正規復調レベルよりの誤差(E_I および E_Q)を検出するI、Qチャンネル誤差検出手段(8A)と、

該I、Qチャンネル誤差検出手段(8A)で検出された誤差(E_I および E_Q)と前記位相回転を補正するために使用された信号($\sin \theta$ および $\cos \theta$)よりドリフト成分(Δi および Δq)を抽出するドリフト成分抽出手段(8B)と、

該ドリフト成分抽出手段(8B)で抽出したドリフト成分(Δi および Δq)を濾波してドリフト補正回路に出力するフィルタ手段(9)とを備えたことを特徴とする準同期検波復調回路。

【請求項2】 該ドリフト成分抽出手段(8B)で抽出されるドリフト成分(Δi および Δq)が、

$$\Delta i = E_I \cos \theta + E_Q \sin \theta$$

$$\Delta q = -E_I \sin \theta + E_Q \cos \theta$$

から求められることを特徴とする請求項1記載の準同期検波復調回路。

【請求項3】 該ドリフト成分抽出手段(8B)で抽出されるドリフト成分(Δi および Δq)が、

$$\Delta i = E_I / \cos \theta \text{ 又は } \Delta i = E_Q / \sin \theta$$

$$\Delta q = -E_I / \sin \theta \text{ 又は } \Delta q = E_Q / \cos \theta$$

から求められることを特徴とする請求項1記載の準同期検波復調回路。

【請求項4】 該ドリフト成分抽出手段(8B)で抽出されるドリフト成分(Δi および Δq)が、Iチャンネルについては、得られた2種のドリフト成分 $\Delta i = E_I / \cos \theta$ と $\Delta i = E_Q / \sin \theta$ との平均から求め、Qチャンネルについては、得られた2種のドリフト成分 $\Delta q = -E_I / \sin \theta$ と $\Delta q = E_Q / \cos \theta$ との平均から求められることを特徴とする請求項3記載の準同期検波復調回路。

$$\Delta i - 1 = E_I / I \cos \theta \text{ 又は } \Delta i - 1 = E_Q / I \sin \theta$$

$$\Delta q - 1 = -E_I / Q \sin \theta \text{ 又は } \Delta q - 1 = E_Q / Q \cos \theta$$

から求められることを特徴とする請求項8記載の準同期検波復調回路。

【請求項10】 該利得成分抽出手段(10B)で抽出される利得成分(Δi および Δq)が、Iチャンネルについては、得られた2種の利得成分 $\Delta i - 1 = E_I / I \cos \theta$ と $\Delta i - 1 = E_Q / I \sin \theta$ との平均から求め、Qチャンネルについては、得られた2種の利得成分 $\Delta q - 1 = -E_I / Q \sin \theta$ と $\Delta q - 1 = E_Q / Q \cos \theta$ との平均から求められることを特徴とする請求項9記載の準同期検波復調回路。

【請求項5】 該ドリフト成分抽出手段(8B)で抽出されるドリフト成分(Δi および Δq)が、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、 $\Delta i = E_I / \cos \theta$ 、 $\Delta q = E_Q / \cos \theta$ を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、 $\Delta i = E_Q / \sin \theta$ 、 $\Delta q = -E_I / \sin \theta$ を選択することにより求められることを特徴とする請求項3記載の準同期検波復調回路。

【請求項6】 前記ドリフト成分抽出手段(8B)でのドリフト成分(Δi および Δq)の抽出を、前記誤差信号(E_I および E_Q)および前記位相回転に使用した信号($\sin \theta$ および $\cos \theta$)の符号のみを使用して抽出するようにしたことを特徴とする請求項1~3のいずれかに記載の準同期検波復調器のドリフト制御装置。

【請求項7】 直交変調信号を直交検波器(1)で準同期検波して2系列からなる直交検波信号を得てから、該直交検波信号について位相回転部(4)で位相回転を施して、直交変調信号のIおよびQ系列の信号を復調する準同期検波復調回路において、

前記IおよびQ信号の正規復調レベルよりの誤差(E_I および E_Q)を検出するI、Qチャンネル誤差検出手段(10A)と、

該I、Qチャンネル誤差検出手段(10A)で検出された誤差(E_I および E_Q)とIおよびQ信号、および前記位相回転を補正するために使用された信号($\sin \theta$ および $\cos \theta$)より利得成分($\Delta i - 1$ および $\Delta q - 1$)を抽出する利得成分抽出手段(10B)と、

該利得成分抽出手段(10B)で抽出した利得成分を濾波して利得制御回路に出力するフィルタ手段(11)とを備えたことを特徴とする準同期検波復調回路。

【請求項8】 該利得成分抽出手段(10B)で抽出される利得成分($\Delta i - 1$ および $\Delta q - 1$)が、

$$\Delta i - 1 = (E_I \cos \theta + E_Q \sin \theta) / I$$

$$\Delta q - 1 = (-E_I \sin \theta + E_Q \cos \theta) / Q$$

から求められることを特徴とする請求項7記載の準同期検波復調回路。

【請求項9】 該利得成分抽出手段(10B)で抽出される利得成分($\Delta i - 1$ および $\Delta q - 1$)が、

【請求項11】 該利得成分抽出手段(10B)で抽出される利得成分(Δi および Δq)が、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、 $\Delta i - 1 = E_I / I \cos \theta$ 、 $\Delta q - 1 = E_Q / Q \cos \theta$ を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、 $\Delta i - 1 = E_Q / I \sin \theta$ 、 $\Delta q - 1 = -E_I / Q \sin \theta$ を選択することにより求められることを特徴とする請求項9記載の準同期検波復調回路。

【請求項12】 前記利得成分抽出手段(10B)での利得成分の抽出(Δi および Δq)を、前記誤差信号(E_I および E_Q)、前記IおよびQ信号(Iおよび

Q)、および前記位相回転に使用した信号($\sin \theta$ および $\cos \theta$)の符号のみを使用して抽出するようにしたことを特徴とする請求項7~10のいずれかに記載の準同期検波復調回路。

【発明の詳細な説明】

【0001】

(目次)

産業上の利用分野

従来の技術(図36~図40)

発明が解決しようとする課題

課題を解決するための手段(図1, 図2)

作用(図1, 図2)

実施例

・第1実施例の説明(図3~図14)

・第2実施例の説明(図15~図20)

・第3実施例の説明(図21~図29)

・第4実施例の説明(図30~図34)

・その他(図35)発明の効果

【0002】

【産業上の利用分野】本発明は、直交変調された信号(QAM信号)を準同期検波して復調する多重無線装置やデジタル移動通信に用いて好適な準同期検波復調回路に関する。

【0003】

【従来の技術】(a)同期検波復調方式の説明

まず、同期検波復調方式について説明する。図36は従来の同期検波復調回路を示したものであり、この図36において、80はハイブリッド(H)、81-I、81-Qはミキサ(検波回路)、82-I、82-Qはローパスフィルタ、83-I、83-Qは可変利得増幅器(AGC)、84-I、84-Qはドリフト補正回路(DRC)、85-I、85-Qはアナログ/デジタル変換器(A/D変換器)、87は等化器、100は制御部(CONT)、101-I、101-Q、102-I、102-Q、103はローパスフィルタ、104は電圧制御発振器(VCO)、93は90°ハイブリッド(H)である。

【0004】このような構成の同期検波復調方式では、直交変調(QAM)された中間周波信号入力(IF IN)は、ハイブリッド80で2分岐されて、それぞれ検波回路81-I、81-Qの一方の入力に加えられる。電圧制御発振器104は、搬送波再生回路(CR)を構成し、入力信号に同期したクロックを再生する。90°ハイブリッド93はこのローカル信号を90°移相して、それぞれ検波回路81-I、81-Qの他方の入力に加えることによって、検波回路81-I、81-QからそれぞれIチャンネルとQチャンネルの復調出力を発生する。

【0005】IチャンネルとQチャンネルの復調出力は、それぞれ、ローパスフィルタ82-I、82-Qで帯域制

限され、可変利得増幅器83-I、83-Qにおいて信号振幅の自動ゲイン制御(AGC)を行なわれ、ドリフト補正回路84-I、84-Qにおいて直流成分のずれを補償するドリフト制御(DRC)を行なわれたのち、A/D変換器85-I、85-Qにおいて、例えば8ビットのデジタル信号に変換され、トランスバースル等化器等からなる等化器87において所要の振幅等化を受けて、出力データI_{CH}、Q_{CH}を生じる。

【0006】制御部100においては、復調データI_{CH}、Q_{CH}から、VCO104に対する周波数制御用の信号を作成する。この際の制御信号は、復調データの第1ビットを極性信号(D)、第2ビット以下所定のビット数を有効データ、有効データより下位の1ビットを誤差信号(E)としたとき、Iチャンネルのデータを添字I、Qチャンネルのデータを添字Qで表して、D_(I)とE_(Q)の排他的論理和、またはD_(Q)とE_(I)の排他的論理和のデータを使用する。例えば16QAM方式の場合は、有効データは第2、第3ビットであり、第4ビットは誤差信号である。この信号はローパスフィルタ103を経て平滑化されて、制御電圧としてVCO104に供給される。これによってVCO104はその発振周波数を変化し、入力信号の周波数に同期するように制御される。

【0007】また、制御部100においては、復調データI_{CH}、Q_{CH}から、AGC用の制御信号を作成する。この場合の制御信号としては、IチャンネルとQチャンネルに対してそれぞれ、D_(I)とE_(I)の排他的論理和、およびD_(Q)とE_(Q)の排他的論理和のデータが使用される。これらの信号は、それぞれローパスフィルタ101-I、101-Qを経て可変利得増幅器83-I、83-Qに供給されて、復調信号振幅をそれぞれのチャンネルごとに制御するベースバンド(B.B)AGCを行なわれる。

【0008】さらに、制御部100においては、復調データI_{CH}、Q_{CH}から、DRC用の制御信号を作成する。この場合の制御信号としては、IチャンネルとQチャンネルに対してそれぞれ、E_(I)とE_(Q)のデータが使用される。これらの信号は、それぞれローパスフィルタ102-I、102-Qを経て平滑化されて、ドリフト補正回路84-I、84-Qに供給されて、復調データにおける直流分をチャンネルごとに補償する。

【0009】(b)準同期検波復調方式の説明
図37は準同期検波復調回路を示したものであるが、この準同期検波復調回路は、図36の同期検波復調回路において搬送波再生部を省略して、固定周波数発振器と位相回転部およびデジタル可変周波数発振器とを付加した構成を有している。なお、図37において、図36にのけると同じものは同じ番号で示し、86は位相回転部であり、105はVCO制御回路(VCO CONT)88、DRC制御回路(DRC CONT)190、AGC制御回路(AGC CONT)191からなる制御

部 (CONT) であり、89はディジタル可変周波数発振器 (DVCO)、92は固定周波数発振器 (OSC)、94はローパスフィルタである。

【0010】図38は位相回転部86の構成を示したものであって、86-1~81-4はミキサ、86-5、81-6は加算器である。図38において、位相回転前の信号をI、Qとし、位相回転後の信号をI'、Q'としたとき、与えるべき位相回転を θ とすると、ミキサ86-1~81-4の一方の入力に、それぞれ $\cos \theta$ 、 $\sin \theta$ 、 $\sin \theta$ 、 $\cos \theta$ の信号を与えることによって、次式の関係によって、所望の位相回転 θ を与えることができる。

【0011】

$$I' = I \cos \theta - Q \sin \theta \quad \dots (1)$$

$$Q' = I \sin \theta + Q \cos \theta \quad \dots (2)$$

ただし、上式の左辺の $\cos \theta$ および $\sin \theta$ はDVCO89より与えられる図39はDVCO89の構成を示したものであって、89-1、89-2は遅延回路、89-3は加算器であって、これらの部材でアドレス発生用のアップダウンカウンタを構成する。なお、89-4はメモリ (ROM) である。

【0012】制御部105においては、図36に示された場合と同様にして、復調データ I_{CH} 、 Q_{CH} から周波数制御用の信号を作成し、この信号は図示しないローパスフィルタを経て平滑化されて、DVCO89の遅延回路89-1に加えられて所要の時間保持されたのち、遅延回路89-2と加算器89-3とからなるアキュムレータ (積分器: VCO) において、サンプリング周期ごとにカウントアップまたはカウントダウンされ、その出力はメモリ89-4にアドレスとして加えられる。このアドレスは、位相回転部86における位相角 θ に対応し、メモリ89-4は、それぞれこのアドレスに対応する $\sin \theta$ および $\cos \theta$ のデータを出力する。

【0013】従って、まずハイブリッド80には、直交する搬送波の振幅を伝送すべきディジタル信号によって振幅変調して合成した信号が入力される。また、OSC92では入力QAM信号の搬送波角周波数に近い周波数を発振してMIX81-I、81-Qに入力する。その後、ローパスフィルタ82-I、82-Qより出力される信号は可変利得増幅器83-I、83-Q、ドリフト補正回路84-I、84-QおよびA/D85-I、85-Qを通して位相回転部86に入力される。

【0014】位相回転部86では、上記の式(1)および(2)なる演算が行なわれる。そして、その出力 $A_I(t)$ および $A_Q(t)$ はEQL87で等化されて2系列の信号 I_{CH} および Q_{CH} として出力される。つぎに、制御部105のVCO CONT88について説明する。 I_{CH} および Q_{CH} の信号値は、 ± 1 、 ± 3 、 ± 5 、 \dots なる値をとる。すなわち、入力QAM信号が、4QAMならば ± 1 、16QAMならば ± 1 および ± 3 、64QAM

Mならば ± 1 、 ± 3 および ± 5 なる値をとる。

【0015】しかし、位相回転部86に供給するDVCO89よりの信号は、 I_{CH} および Q_{CH} の値が ± 1 、 ± 3 、 ± 5 なる値とはならず誤差を生じることがある。すなわち、誤差Eは

$$E_I = I_{CH} - (I_{CH}) \quad \dots (3)$$

$$E_Q = Q_{CH} - (Q_{CH}) \quad \dots (4)$$

ただし、 (I_{CH}) は I_{CH} の正規再生値であり、例えば16QAMならば出力信号の第1ビットは符号ビットDであり、第2および第3ビットが再生値であり、 (I_{CH}) は第4ビット以下を四捨五入して第3ビットを補正した値で表わされる。

【0016】また、VCO CONT88では、制御信号 C_V として、

$$C_V = D_I \times E_Q \quad \dots (5)$$

ただし、 D_I は I_{CH} 信号の符号

または

$$C_V = D_Q \times E_I \quad \dots (6)$$

なる演算を行って C_V を得る。

【0017】式(5)または(6)より得られた制御値 C_V はアップダウンカウンタに入力される。DVCO89は、前記したアップダウンカウンタのカウント値をアドレスとして、アドレス値に対応する \sin 値および \cos 値をメモリ89-4から読み出し、この読み出された \sin 値および \cos 値が位相回転部86に入力される。

【0018】また、DRC CONT190では、DRC84-Iに対しては式(3)で示した E_I を、DRC84-Qに対しては式(4)で示した E_Q を制御信号として出力する。また、AGC CONT191では、AGC83-Iに対しては $D_I \times E_I$ を、AGC83-Qに対しては $D_Q \times E_Q$ を制御信号として出力して制御を行なわせている。

【0019】なお、図40は変調側の概略構成を示したものであって、148-I、148-Qはディジタル/アナログ変換器 (D/A変換器)、149-I、149-Qはローパスフィルタ、150-I、150-Qはミキサ、151はハイブリッド、152は搬送波発振器 (OSC)、153は90°ハイブリッドである。この回路では、IチャンネルとQチャンネルの入力信号が、それぞれD/A変換器148-I、148-Qにおいてディジタル信号からアナログ信号に変換され、ローパスフィルタ149-I、149-Qを経て帯域制限されて、ミキサ150-I、150-Qの他方の入力には、OSC152の固定周波数のローカル信号が、90°ハイブリッド153を経て直交位相で加えられているので、ハイブリッド151において、両ミキサ150-I、150-Qの出力を合成することにより、直交変調波が発生する。

【0020】

【発明が解決しようとする課題】 前述したように、図3

7に示したような準同期検波復調回路においては、位相回転部86で式(1)および(2)で示す演算処理を行なわせていた。しかし、位相回転部86に入力される信号Iに Δi なるドリフトがあった場合は、位相回転部8

$$I'' = (I + \Delta i) \cos \theta - Q \sin \theta = I' + \Delta i \cos \theta \cdots (7)$$

$$Q'' = (I + \Delta i) \sin \theta + Q \cos \theta = Q' + \Delta i \sin \theta \cdots (8)$$

ただし、 $I' = A_i(t)/2$ 、 $Q' = A_q(t)/2$ である。すなわち、ドリフトが生じていない Q_{CH} の出力にも I_{CH} のドリフトが影響し、このため、 Q_{CH} のドリフトを制御するドリフト補正回路84-Qに誤った制御信号を、DRC CONT190が送出して誤ったドリフ

$$I'' = \Delta i I \cos \theta - Q \sin \theta = I' + (\Delta i - 1) I \cos \theta \cdots (9)$$

$$Q'' = \Delta i I \sin \theta + Q \cos \theta = Q' + (\Delta i - 1) I \sin \theta \cdots (10)$$

これは、 I_{CH} の振幅誤差が Q_{CH} にも影響し、このため、 Q_{CH} の振幅を制御するAGC83-Qに誤った制御信号をAGC CONT91より送出して誤った信号値を発生させていた。

【0023】本発明は、このような課題に鑑み創案されたもので、QAM信号の互に直交する2信号間の影響を無くしてドリフト制御および利得制御を行なえるよう改良した準同期検波復調回路を提供することを目的とする。

【0024】

【課題を解決するための手段】図1は第1の発明の原理ブロック図であり、この図1において、1は直交検波器、2-I、2-Qは利得補正部、3-I、3-Qはドリフト補正部、4は位相回転部、5はDVCO制御部、6はローパスフィルタ、7はデジタル可変周波数発振器(DVCO)であり、これにより、直交変調信号を直交検波器1で準同期検波して2系列からなる直交検波信号を得てから、この直交検波信号は、利得補正部2-I、2-Q、ドリフト補正部2-I、2-Qを経由し、その後、位相回転部4で位相回転を施されて、直交変調信号のIおよびQ系列の信号を復調するようになっている。

【0025】また、8はドリフト制御部で、このドリフト制御部8は、前記IおよびQ信号の正規復調レベルよりの誤差 E_i 、 E_q を検出するI、Qチャネル誤差検出手段8Aと、このI、Qチャネル誤差検出手段8Aで検出された誤差 E_i 、 E_q と前記位相回転を補正するために使用されたDVCO7からの信号 $\sin \theta$ 、 $\cos \theta$ よりドリフト成分 Δi 、 Δq を抽出するドリフト成分抽出手段8Bとをそなえている。

【0026】また、9はドリフト成分抽出手段8Bで抽出したドリフト成分 Δi 、 Δq を濾波してドリフト補正部3-I、3-Qに出力するフィルタ手段である。なお、ドリフト成分抽出手段8Bで抽出されるドリフト成分 Δi 、 Δq が、

$$\Delta i = E_i \cos \theta + E_q \sin \theta \cdots (11)$$

$$\Delta q = -E_i \sin \theta + E_q \cos \theta \cdots (12)$$

6より出力される信号 I'' および Q'' は以下になる。

$$[0021]$$

トを発生させていた。

【0022】また、I信号の振幅が Δi (正規の場合は $\Delta i = 1$)であった場合は、同様に位相回転部86より出力される信号 I'' および Q'' は、以下になる。

から求められるように構成してもよい。

【0027】さらに、ドリフト成分抽出手段8Bで抽出されるドリフト成分 Δi が、

$$\Delta i = E_i / \cos \theta \cdots (13)$$

又は

$$\Delta i = E_q / \sin \theta \cdots (14)$$

から求められるとともに、ドリフト成分抽出手段8Bで抽出されるドリフト成分 Δq が、

$$\Delta q = -E_i / \sin \theta \cdots (15)$$

又は

$$\Delta q = E_q / \cos \theta \cdots (16)$$

から求められるように構成してもよい。

【0028】また、ドリフト成分抽出手段8Bで抽出されるドリフト成分 Δi 、 Δq が、Iチャネルについては、得られた2種のドリフト成分 $\Delta i = E_i / \cos \theta$ と $\Delta i = E_q / \sin \theta$ との平均から求め、Qチャネルについては、得られた2種のドリフト成分 $\Delta q = -E_i / \sin \theta$ と $\Delta q = E_q / \cos \theta$ との平均から求められるように構成してもよい。

【0029】さらに、ドリフト成分抽出手段8Bで抽出されるドリフト成分 Δi 、 Δq が、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、 $\Delta i = E_i / \cos \theta$ 、 $\Delta q = E_q / \cos \theta$ を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、 $\Delta i = E_q / \sin \theta$ 、 $\Delta q = -E_i / \sin \theta$ を選択することにより求められるように構成してもよい。また、ドリフト成分抽出手段8Bでのドリフト成分 Δi 、 Δq の抽出を、前記誤差信号 E_i 、 E_q および前記位相回転に使用した信号 $\sin \theta$ 、 $\cos \theta$ の符号のみを使用して抽出するようにしてもよい。

【0030】さらに、図2は第2の発明の原理ブロック図であり、この図2においても、1は直交検波器、2-I、2-Qは利得補正部、3-I、3-Qはドリフト補正部、4は位相回転部、5はDVCO制御部、6はローパスフィルタ、7はデジタル可変周波数発振器(DVCO)であり、これにより、直交変調信号を直交検波器1で準同期検波して2系列からなる直交検波信号を得てから、直交検波信号は、利得補正部2-I、2-Q、ド

リフト補正部2-I, 2-Qを経由し、その後、位相回転部4で位相回転を施されて、直交変調信号のIおよびQ系列の信号を復調するようになっている。

【0031】また、10は利得制御部で、この利得制御部10は、IおよびQ信号の正規復調レベルよりの誤差 E_I 、 E_Q を検出するI、Qチャネル誤差検出手段10Aと、このI、Qチャネル誤差検出手段10Aで検出された誤差 E_I 、 E_Q とIおよびQ信号、および前記位相

$$\Delta i-1 = (E_I \cos \theta + E_Q \sin \theta) / I \cdots (17)$$

$$\Delta q-1 = (-E_I \sin \theta + E_Q \cos \theta) / Q \cdots (18)$$

から求められるように構成してもよい。

【0033】また、利得成分抽出手段10Bで抽出される利得成分 $\Delta i-1$ が、

$$\Delta i-1 = E_I / I \cos \theta \cdots (19)$$

又は

$$\Delta i-1 = E_Q / I \sin \theta \cdots (20)$$

から求められるとともに、構利得成分抽出手段10Bで抽出される利得成分 $\Delta q-1$ が、

$$\Delta q-1 = -E_I / Q \sin \theta \cdots (21)$$

又は

$$\Delta q-1 = E_Q / Q \cos \theta \cdots (22)$$

から求められるように構成してもよい。

【0034】さらに、利得成分抽出手段10Bで抽出される利得成分 $\Delta i-1$ 、 $\Delta q-1$ が、得られた2種の利得成分 $\Delta i-1 = E_I / I \cos \theta$ と $\Delta i-1 = E_Q / I \sin \theta$ との平均から求め、Qチャネルについては、得られた2種の利得成分 $\Delta q-1 = -E_I / Q \sin \theta$ と $\Delta q-1 = E_Q / Q \cos \theta$ との平均から求められるように構成してもよい。

【0035】また、利得成分抽出手段10Bで抽出される利得成分 $\Delta i-1$ 、 $\Delta q-1$ が、Iチャネルについては、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、 $\Delta i-1 = E_I / I \cos \theta$ 、 $\Delta q-1 = E_Q / Q \cos \theta$ を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、 $\Delta i-1 = E_Q / I \sin \theta$ 、 $\Delta q-1 = -E_I / Q \sin \theta$ を選択することにより求められるように構成してもよい。

【0036】さらに、利得成分抽出手段10Bでの利得成分 $\Delta i-1$ 、 $\Delta q-1$ の抽出を、前記誤差信号 E_I 、 E_Q 、前記IおよびQ信号、および前記位相回転に使用した信号 $\sin \theta$ 、 $\cos \theta$ の符号のみを使用して抽出するようによい。

【0037】

【作用】上述の構成により、図1に示す第1の発明にかかる準同期検波復調回路では、直交変調信号を直交検波器1で準同期検波して2系列からなる直交検波信号を得てから、直交検波信号は、利得補正部2-I, 2-Q、ドリフト補正部2-I, 2-Qを経由し、その後、位相回転部4で位相回転を施されて、直交変調信号のIおよびQ系列の信号を復調するが、このとき、ドリフト制御部8のI、Qチャネル誤差検出手段8Aで、前記Iおよ

回転を補正するために使用されたDVCO7からの信号 $\sin \theta$ 、 $\cos \theta$ より利得成分 $\Delta i-1$ 、 $\Delta q-1$ を抽出する利得成分抽出手段10Bとをそなえている。

【0032】さらに、11は利得成分抽出手段10Bで抽出した利得成分を濾波して利得補正部2-I, 2-Qに出力するフィルタ手段である。なお、利得成分抽出手段10Bで抽出される利得成分 $\Delta i-1$ 、 $\Delta q-1$ が、

びQ信号の正規復調レベルよりの誤差 E_I 、 E_Q を検出し、更にドリフト成分抽出手段8Bで、I、Qチャネル誤差検出手段8Aで検出された誤差 E_I 、 E_Q と前記位相回転を補正するために使用されたDVCO7からの信号 $\sin \theta$ 、 $\cos \theta$ より、ドリフト成分 Δi 、 Δq が抽出される。また、ドリフト成分抽出手段8Bで抽出したドリフト成分 Δi 、 Δq はフィルタ手段9で濾波されてドリフト補正部3-I, 3-Qに出力される。

【0038】なお、ドリフト成分抽出手段8Bでは、上記(11)、(12)式から、ドリフト成分 Δi 、 Δq を求めてもよい。さらに、ドリフト成分抽出手段8Bでは、上記(13)～(16)式から、から、ドリフト成分 Δi 、 Δq を求めてもよい。また、ドリフト成分抽出手段8Bでは、ドリフト成分 Δi 、 Δq を、Iチャネルについては、(13)、(14)式の平均から求め、Qチャネルについては、(15)、(16)式の平均から求められるようにしてもよい。

【0039】さらに、ドリフト成分抽出手段8Bでは、ドリフト成分 Δi 、 Δq を、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、(13)、(16)式を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、(14)、(15)式を選択するようによい。また、ドリフト成分抽出手段でのドリフト成分の抽出 Δi 、 Δq を、前記誤差信号 E_I 、 E_Q および前記位相回転に使用した信号 $\sin \theta$ 、 $\cos \theta$ の符号のみを使用して抽出するようによい。

【0040】さらに、図2に示す第2の発明にかかる準同期検波復調回路でも、直交変調信号を直交検波器1で準同期検波して2系列からなる直交検波信号を得てから、直交検波信号は、利得補正部2-I, 2-Q、ドリフト補正部2-I, 2-Qを経由し、その後、位相回転部4で位相回転を施されて、直交変調信号のIおよびQ系列の信号を復調するが、このとき、利得制御部10のI、Qチャネル誤差検出手段10Aでは、IおよびQ信号の正規復調レベルよりの誤差 E_I 、 E_Q を検出し、更に利得成分抽出手段10Bで、I、Qチャネル誤差検出手段10Aで検出された誤差 E_I 、 E_Q とIおよびQ信号、および前記位相回転を補正するために使用されたDVCO7からの信号 $\sin \theta$ 、 $\cos \theta$ より、利得成分 $\Delta i-1$ 、 $\Delta q-1$ を抽出する。

【0041】さらに、利得成分抽出手段10Bで抽出し

た利得成分はフィルタ手段11で濾波されて利得補正部2-I, 2-Qに出力される。なお、利得成分抽出手段10Bでは、利得成分 $\Delta i-1$, $\Delta q-1$ を、上記(17), (18)式から求めるようにしてもよい。また、利得成分抽出手段10Bでは、利得成分 $\Delta i-1$, $\Delta q-1$ を、上記(19)~(22)式から求めるようにしてもよい。

【0042】さらに、利得成分抽出手段10Bでは、利得成分 $\Delta i-1$, $\Delta q-1$ を、Iチャネルについては、上記(19), (20)式の平均から求め、Qチャネルについては、上記(21), (22)式の平均から求めるようにしてもよい。また、利得成分抽出手段10Bでは、利得成分 $\Delta i-1$, $\Delta q-1$ を、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、上記(19), (22)式を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、上記(20), (21)式を選択することにより求めるようにしてもよい。

【0043】さらに、利得成分抽出手段10Bでの利得成分 $\Delta i-1$, $\Delta q-1$ の抽出を、前記誤差信号 E_i , E_q 、前記IおよびQ信号I, Q、および前記位相回転に使用した信号 $\sin \theta$, $\cos \theta$ の符号のみを使用して抽出するようにしてもよい。

【0044】

【実施例】以下、図面を参照して本発明の実施例を説明する。

(a) 第1実施例の説明

図3は本発明の第1実施例を示すブロック図であるが、この第1実施例にかかる準同期検波復調回路は、この図3に示すように、ハイブリッド(H)80、ミキサ(検波回路)81-I, 81-Q, ローパスフィルタ82-I, 82-Q, 利得補正部としての可変利得増幅器(AGC)83-I, 83-Q, ドリフト補正部としてのドリフト補正回路(DRC)84-I, 84-Q, アナログ/デジタル変換器(A/D変換器)85-I, 85-Q, 位相回転部86, 等化器87-I, 87-Q, デジタル可変周波数発振器(DVCO)89, 固定周波数発振器(OSC)92, 90° ハイブリッド(H)93, 制御部(CONT)105, ローパスフィルタ94, 102-I, 102-Qをそなえて構成されている。

【0045】従って、この第1実施例の場合も、まずハイブリッド80には、直交する搬送波の振幅を伝送すべきデジタル信号によって振幅変調して合成した信号が入力される。また、OSC92では入力QAM信号の搬送波角周波数に近い周波数を発振してMIX81-I, 81-Qに入力する。その後、ローパスフィルタ82-I, 82-Qより出力される信号が、可変利得増幅器83-I, 83-Q, ドリフト補正回路84-I, 84-QおよびA/D85-I, 85-Qを通して位相回転部86に入力される。

【0046】そして、位相回転部86では、上記の式(1)および(2)なる演算が行われ、位相回転補正が施されて、位相回転部86の出力 $A_i(t)$, $A_o(t)$ が等化器87-I, 87-Qで等化されて2系列の信号 I_{CH} および Q_{CH} として出力されるようになっている。ところで、制御部105は、VCO制御回路(VCO CONT)88, DRC制御回路(DRC CONT)90をそなえている。

【0047】ここで、VCO制御回路88は、等化器87-I, 87-Qからの出力を受けて、DVCO89を制御するための信号を出力するもので、この出力はローパスフィルタ94を介してDVCO89へ出力されるようになっている。また、DRC制御回路90は、等化器87-I, 87-Qからの出力を受けて、ドリフト補正回路84-I, 84-Qを制御するための信号を出力するもので、この出力はローパスフィルタ(フィルタ手段)102-I, 102-Qを介してドリフト補正回路84-I, 84-Qへ出力されるようになっている。

【0048】なお、可変利得増幅器83-I, 83-Qは所定の利得に設定されている。すなわち、この第1実施例にかかる準同期検波復調回路は、ベースバンド(BB)ドリフト制御を行なうものであるということが出来る。ところで、DRC制御回路90は、図4に示すように、I, Qチャネル誤差検出手段90A, ドリフト成分抽出部90Bの機能を有している。

【0049】ここで、I, Qチャネル誤差検出手段90Aは、等化器87-I, 87-QからのIおよびQ信号の正規復調レベルよりの誤差 E_i , E_q を検出するもので、その検出手法については後述する。また、ドリフト成分抽出部90Bは、I, Qチャネル誤差検出手段90Aで検出された誤差 E_i , E_q と前記位相回転を補正するために使用されたDVCO89からの信号 $\sin \theta$, $\cos \theta$ より、ドリフト成分 Δi , Δq を抽出するもので、この抽出されるドリフト成分 Δi および Δq が、前記した(13)~(16)式と同じ、以下の式から求められるように構成されている。

【0050】

$$\Delta i = E_i / \cos \theta \cdots (23)$$

$$\text{又は} \Delta i = E_q / \sin \theta \cdots (24)$$

$$\Delta q = -E_i / \sin \theta \cdots (25)$$

$$\text{又は} \Delta q = E_q / \cos \theta \cdots (26)$$

次に、上記のドリフト制御についての原理説明を行なう。

(i) 説明1

今、Iチャネルに Δi 、Qチャネルに Δq なるドリフト成分があるとき位相回転部86より出力される信号 I'' および Q'' は、式(1)および(2)より、次式で表される。

【0051】

$$I'' = (I + \Delta i) \cos \theta - Q \sin \theta = I' + \Delta i \cos \theta \cdots (27)$$

$$Q'' = (I + \Delta i) \sin \theta + Q \cos \theta = Q' + \Delta i \sin \theta \cdots (28)$$

ただし、 I' および Q' は Δi が共に0のときの I'' および Q'' の値である。したがって I チャネル信号には

$$E_i = (I'' - I') = \Delta i \cos \theta \cdots (29)$$

なる誤差が、また Q チャネル信号には

$$E_q = (Q'' - Q') = \Delta i \sin \theta \cdots (30)$$

なる誤差が含まれる。

【0052】したがって、式(29)および(30)より、 Δi は、上記の(23)、(24)式のようになる。すなわち、 $\Delta i = E_i / \cos \theta$ 又は $\Delta i = E_q / \sin \theta$ となる。さらに、 Q チャネルについても、同様にし、 Δq は上記の(25)、(26)式のようになる。

【0053】すなわち、 $\Delta q = -E_i / \sin \theta$ 又は Δq

$$H \Delta i = (\Delta i \cos \theta - \Delta q \sin \theta) / \cos \theta = \Delta i - \Delta q (\sin \theta / \cos \theta) \cdots (31)$$

となる。

【0055】ここで、 $\sin \theta / \cos \theta$ は時間と共に変動する要素であり、図3のブロック図から分かるように、制御部の後のローパスフィルタ102-I、102-Qの働きにより、この部分はローパスフィルタ102-

$$H \Delta i = (\Delta i \sin \theta + \Delta q \cos \theta) / \sin \theta = \Delta i + \Delta q (\cos \theta / \sin \theta) \approx \Delta i \cdots (32)$$

(25) 式については、

$$H \Delta q = -(\Delta i \cos \theta - \Delta q \sin \theta) / \sin \theta = -\Delta i (\cos \theta / \sin \theta) + \Delta q \approx \Delta q \cdots (33)$$

(26) 式については、

$$H \Delta q = (\Delta i \sin \theta + \Delta q \cos \theta) / \cos \theta = \Delta i (\sin \theta / \cos \theta) + \Delta q \approx \Delta q \cdots (34)$$

となるため、後述の式(41)、(42)を使用するのが正確ではあるが、この点からも、(23)～(26)式を使用できるということがわかるのである。

【0057】さらに、DRC制御回路90のI、Qチャネル誤差検出手段90Aの検出原理について説明する。なお、以後の説明を容易にするため、復調器に入力されるQAM信号は16QAM信号とする。16QAM信号が復調器に入力され、雑音もなく制御が完全に行なわれておれば、復調器より出力されるIおよびQチャネルの信号は、 ± 1 および ± 3 の中のいずれか1値が伝送されたQAM信号のクロックに同期して出力される。

【0058】復調器にドリフトが生じている場合は、式(29)および(30)で示した誤差 E_i および E_q が加わって復調器より出力される。すなわち、式(27)および(28)で示す I'' および Q'' の信号が出力される。従って、式(27)および(28)で示す I'' および Q'' より、式(29)および(30)で示す誤差の検出は以下に行なう。

【0059】式(27)および(28)で示す I'' および Q'' はデジタル信号であり、最初の第1ビットは I'' および Q'' の値が正であるか負であるかを示す符号ビットと、第2ビット以後は信号値を示すデータ値であ

$= E_q / \cos \theta$ となる。これにより、ドリフト成分 Δi および Δq の抽出手法が説明されたことになる。

(ii) 説明2

なお、上記の(23)～(26)式の片チャネルだけを考えた制御法(DRC)に、 Δi 、 Δq が存在すると考えても、回路上、近似的に上記と同様の結果が得られる。

【0054】すなわち、(23)～(26)式による計算により求まる Δi 、 Δq を $H \Delta i$ 、 $H \Delta q$ とし、 Δi 、 Δq を実際のDC成分のずれとすると、(23)式に後述の(45)式を代入して、

I 、102-Qの後へは伝わらない、よって、 $H \Delta i \approx \Delta i$ となる。

【0056】同様に、(24)～(26)式も次のようになる。まず、(24)式については、

る。復調器に入力されるQAM信号が16QAMである場合は、データ値は1または3となり、したがってドリフトが無い場合は第4ビット以後のデータ値は0となる。

【0060】そこで、誤差 E_i および E_q を検出するには、第3ビットと第4ビットの間に小数点があるものと見て0.5を加えて第1より第3ビットまでを取り出せば、式(27)および(28)で示す I'' および Q'' となり、第4ビット以後が式(29)および(30)で示す誤差 E_i および E_q となる。前述した0.5を加えることは、データ値が2進数であるため、第4ビットのデータ値に1を加算することになる。

【0061】すなわち、I、Qチャネル誤差検出部90Aでは、以下の演算を行なわして、 E_i および E_q を出力している。

$$E_i = I'' - [I''] \cdots (35)$$

$$E_q = Q'' - [Q''] \cdots (36)$$

ただし、 $[]$ は0.5を加えて第4ビット以後を切り捨てた値である。

【0062】ドリフト成分抽出部90Bでは、I、Qチャネル誤差検出部90Bより出力された E_i および E_q と、DVCO89より位相回転部86に供給している $\sin \theta$ および $\cos \theta$ の値より、Iチャネルについては、

(23)式または(24)式、Qチャネルについては、

(25)式または(26)式のどちらかを使用して、 Δ

i および Δq を出力する。

【0063】ところで、上記のようにして Δi 、 Δq を出力するDRC制御回路90としては、例えば図5に示すように2枚のメモリ9001、9002を用いたものを使用する。なお、メモリ9001には、 $C=A/B$ のデータを書込み、メモリ9002には、 $C=-A/B$ (又は A/B) のデータを書込む。ここで、誤差ビットとは、有効ビット位下のビットである。例えば16QAMの場合、上位2ビットが有効ビットであるから、出力データが8ビットの場合は、上から3~8ビット目までを誤差ビットという。

【0064】ローパスフィルタ102-I、102-Qでは、ドリフト成分抽出部90Bより出力された Δi および Δq を濾波してドリフト補正回路84-I、84-Qに制御信号として出力する。なお、ローパスフィルタ102-I、102-Qとしては、 Δi および Δq がデジタル値であるため、図6に示すような加算器とフリップフロップからなるアキュムレータ(遅延加算器)を使用したり、制御信号の上位1ビットだけにより動作するアップダウンカウンタを使用したりする。なお、數位ビット用いたアキュムレータの方が精度は良い。

【0065】従って、このドリフト制御においては、I、Qチャネル誤差検出手段90Aが復調出力より式(29)および(30)で示す誤差 E_i および E_q を検出して出力する。また、ドリフト成分抽出部90Bでは、I、Qチャネル誤差検出手段90Aで検出された誤差 E_i および E_q と、位相回転を補正するために使用した $\sin \theta$ および $\cos \theta$ より、式(23)~(26)で示す演算を行なってドリフト成分 Δi および Δq を出力する。

【0066】フィルタ手段102-I、102-Qでは、ドリフト成分抽出部90Bにより出力されたドリフト成分 Δi および Δq を濾波してスムージングし、ドリフト補正回路84-I、84-Qに出力する。これにより、多値化された直交振幅変調(QAM)において、QAM信号の互に直交する2信号間の影響を無くしてドリフト制御を行なう準同期検波が可能となり、これにより、デジタル化された復調器を実現でき、LSI化、小型化が容易になる。

【0067】①第1実施例(DRC制御)の第1変形例の説明

また、Iチャネルは(23)式と(24)式から求まる制御信号の平均、Qチャネルは(25)式と(26)式から求まる制御信号の平均をとることもできる。すなわち、Iチャネルの Δi については、得られた2種のドリフト成分 $\Delta i = E_i / \cos \theta$ と $\Delta i = E_q / \sin \theta$ との平均から求め、Qチャネルの Δq については、得られた2種のドリフト成分 $\Delta q = -E_i / \sin \theta$ と $\Delta q = E_q / \cos \theta$ との平均から求められるのである。そして、このときのDRC制御回路90としては、例えば図7に示

すようなメモリ9003を用いたものを使用する。なお、メモリ9003には、 $E = (A/C) + (B/D)$ および $F = (-A/D) + (B/C)$ の2のデータを書込む。

【0068】このように Δi 、 Δq について、平均を出力させるようにすると、 Δi 、 Δq の精度が向上する。

②第1実施例(DRC制御)の第2変形例の説明

また、ドリフト成分 Δi および Δq を、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、 $\Delta i = E_i / \cos \theta$ 、 $\Delta q = E_q / \cos \theta$ を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、 $\Delta i = E_q / \sin \theta$ 、 $\Delta q = -E_i / \sin \theta$ を選択することにより求めてもよい。

【0069】すなわち、(23)式~(26)式から求まる値は、 $\cos \theta$ または $\sin \theta$ の値が0に近づいた時、 $1/\cos \theta$ 、 $1/\sin \theta$ が非常に大きくなり、 E_i 、 E_q が0に近づく。この時、 $\cos \theta$ 、 $\sin \theta$ 、 E_i 、 E_q の精度は悪くなる。 $\cos \theta$ 、 $\sin \theta$ の値は、 $|\theta|$ の値により逆の関係にあり、 $|\theta| = 45^\circ$ を境に大小関係が成り立つ。即ち、 $\cos^2 \theta + \sin^2 \theta = 1$ であるから、 $|\cos \theta| = (1 - \sin^2 \theta)^{1/2}$ となり、 $|\sin \theta| = (1 - \cos^2 \theta)^{1/2}$ となるので、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、 $|\cos \theta| \geq (1/2)^{1/2}$ 、 $|\sin \theta| \leq (1/2)^{1/2}$ となり、 $45^\circ < |\theta| \leq 90^\circ$ のときは、 $|\cos \theta| < (1/2)^{1/2}$ 、 $|\sin \theta| > (1/2)^{1/2}$ となる。

【0070】ただし、 $|\theta|$ は θ を 90° で割った余りの絶対値とする。ここで、 $\cos \theta$ 、 $\sin \theta$ は0に近づくと、精度が悪くなるため、 θ の値により、 $\cos \theta$ 、 $\sin \theta$ が0に近くない方を選択するのである。これにより、上記のように、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、 $\Delta i = E_i / \cos \theta$ 、 $\Delta q = E_q / \cos \theta$ を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、 $\Delta i = E_q / \sin \theta$ 、 $\Delta q = -E_i / \sin \theta$ を選択するのである。

【0071】そして、上記のようにして Δi 、 Δq を出力するDRC制御回路90としては、例えば図8に示すようにメモリ9004を用いたものを使用する。なお、メモリ9004には、 $|\cos \theta| \geq (1/2)^{1/2}$ のときに、 $E=A/C$ 、 $F=B/C$ のデータを書込み、 $|\cos \theta| < (1/2)^{1/2}$ のときに、 $E=B/D$ 、 $F=-A/D$ のデータを書込む。

【0072】このように Δi 、 Δq を選択的に算出すれば、精度の向上に寄与するものである。

③第1実施例(DRC制御)の第3変形例の説明

ところで、DRCの制御信号は、(23)~(26)式として表されるが、これらの計算を全ビット正確に求めるのではなく、 E_i 、 E_q 、 $\cos \theta$ 、 $\sin \theta$ の値が正の値をもつか負の値をもつか(これを極性とよぶ)だけに注目して、計算を簡易化することができる。たとえば、

(23)式の場合、図10(真理表を表す図)に示すように、 E_i 、 $\cos \theta$ 、 Δi の極性(+を0、-を1とす

る)を、 DE_i 、 $D\cos \theta$ 、 $D\Delta i$ とすると、 $D\Delta i$ は以下ようになる。

【0073】

$$D\Delta i = DE_i (+) D\cos \theta \quad \cdots (37)$$

ここで、(+)は排他的論理和を意味する。以下においても、同じ意味でこの記号を使用する。同様に、 E_q 、 $\sin \theta$ 、 Δq の極性(+を0、-を1とする)を、 DE_q 、 $D\sin \theta$ 、 $D\Delta q$ とすると、(24)式について、 $D\Delta i$ は以下ようになる。

【0074】

$$D\Delta i = DE_q (+) D\sin \theta \quad \cdots (38)$$

また、(25)式について、 $D\Delta q$ は以下ようになる。

$$D\Delta q = DE_i (+) D\sin \theta \quad \cdots (39)$$

なお、式(39)中の下線は、実際は上に引かれるべき線で、集合の真領域を表すバーである。以下においても、同じ表記法を使用する。

【0075】さらに、(26)式について、 $D\Delta q$ は以下ようになる。

$$D\Delta q = DE_q (+) D\cos \theta \quad \cdots (40)$$

そして、上記のようにして $D\Delta i$ 、 $D\Delta q$ を出力するDRC制御回路90としては、例えば図9に示すように排他的論理和回路(EXOR)9005、9006と必要に応じて反転ゲート9007(図9のカッコ内の信号が入る場合は、この反転ゲート9007は不要)を用いたものを使用する。

【0076】すなわち、Iチャンネル制御信号は(37)式または(38)式を使用して求め、Qチャンネル制御信号は(39)式または(40)式を使用して求めるのである。なお、誤差信号とは、有効データ位下1ビット目のことで、誤差ビットの1ビット目になり、誤差ビットの極性を示す。同様に、 $\cos \theta$ 、 $\sin \theta$ 、の $D\cos \theta$ 、 $D\sin \theta$ (極性)とは、 $\cos \theta$ 、 $\sin \theta$ の第1ビット目を示す。そして、この場合、出力は0、1であるから、ローパスフィルタとして、アキュムレータ、アップダウンカウンタのいずれを使用しても、共に同じ動作になる。

【0077】このように符号のみを使用することにより、計算を簡易化できるのである。

④第1実施例(DRC制御)の第4変形例の説明

また、上記のようにして符号を使用するものにおいて、2つの制御信号を加算することもできる。すなわち、この場合、出力は0、1のデジタル1ビットであるから、2つの制御信号が同じ値の場合にのみ出力するようにする。この場合、DRC制御回路90としては、例えば図11に示すように複数のEXOR9008~9013、ORゲート9014、9015、反転ゲート9016、フリップフロップ9017、9018を用いたものを使用する。この回路では、ORゲート9014、9015の一入力が2つの制御信号が一致したときにLにな

るようになっている。このようにすることで、更に精度が向上する。

【0078】⑤第1実施例(DRC制御)の第5変形例の説明

第4変形例の他の例を示す。この場合のDRC制御回路90は、図12に示すように、複数のEXOR9019~9022、反転ゲート9023、変換回路9024、9025を用いたものを使用する。このような構成により、出力を数ビットとして、両方の制御信号が共に+の時は出力は最大値を、共に-の時は最小値を、両方の制御信号が異なる時は中心値をとるようにする。たとえば出力を8ビット(0~255)とすると変換回路9024、9025は、図13に示すような関係を満足する回路とする。

【0079】⑥第1実施例(DRC制御)の第6変形例の説明

第3変形例において、第2変形例のように、 θ の値によって、(37)式~(40)を選択するようにしてもよい。この場合は、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、Iチャンネルでは(37)式を、Qチャンネルでは(40)式を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、Iチャンネルでは(38)式を、Qチャンネルでは(39)式を選択するようにする。このときのDRC制御回路90は、図14に示すように、複数のEXOR9026~9029、絶対値演算回路9030、反転ゲート9031、比較器9032、セレクト9033、9034を用いたものを使用する。なお、比較器9032は入力が $(1/2)^{1/2}$ より大きいときにH信号を出しそれ以外でL信号を出すもので、セレクト9033、9034はH信号を受けるとA入力を選択し、L信号を受けるとB入力を選択するものである。このようにしても、上記の第2、第3変形例とほぼ同様の効果が得られる。

【0080】(b)第2実施例の説明

図15は本発明の第2実施例を示すブロック図であるが、この第2実施例にかかる準同期検波復調回路も、ベースバンド(B、B)ドリフト制御を行なうもので、図15に示すように、ハイブリッド(H)80、ミキサ(検波回路)81-I、81-Q、ローパスフィルタ82-I、82-Q、可変利得増幅器(AGC)83-I、83-Q、ドリフト補正回路(DRC)84-I、84-Q、アナログ/デジタル変換器(A/D変換器)85-I、85-Q、位相回転部86、等化器87-I、87-Q、デジタル可変周波数発振器(DVCO)89、固定周波数発振器(OSC)92、90°ハイブリッド(H)93、制御部(CONT)105、ローパスフィルタ94、102-I、102-Qをそなえて構成されており、従って、この第2実施例の場合も、まずハイブリッド80には、直交する搬送波の振幅を伝送すべきデジタル信号によって振幅変調して合成した信号が入力される一方、OSC92では入力QAM信号

の搬送波角周波数に近い周波数を発振してMIX81-I, 81-Qに入力している。その後は、ローパスフィルタ82-I, 82-Qより出力される信号が、可変利得増幅器83-I, 83-Q, ドリフト補正回路84-I, 84-QおよびA/D85-I, 85-Qを通して位相回転部86に入力される。そして、位相回転部86では、上記のようにして位相回転補正が施され、位相回転部86の出力 $A_i(t)$, $A_q(t)$ が等化器87-I, 87-Qで等化されて2系列の信号 I_{ch} および Q_{ch} として出力されるようになっている。

【0081】制御部105は、前述の第1実施例のものと同様のVCO制御回路(VCOCONT)88と、前述の第1実施例のものとは異なるDRC制御回路(DRCCONT)90'とをそなえている。ここで、DRC制御回路90'は、等化器87-I, 87-Qからの出力を受けて、ドリフト補正回路84-I, 84-Qを制御するための信号を出力するもので、この出力がローパスフィルタ(フィルタ手段)102-I, 102-Qを介してドリフト補正回路84-I, 84-Qへ出力されるが、このために、図16に示すように、I, Qチャネル誤差検出部90' A, ドリフト成分抽出部90' Bの機能を有している。

$$\begin{aligned} I'' &= (I + \Delta i) \cos \theta - (Q + \Delta q) \sin \theta \\ &= I' + \Delta i \cos \theta - \Delta q \sin \theta \end{aligned} \quad \cdots (43)$$

$$\begin{aligned} Q'' &= (I + \Delta i) \sin \theta + (Q + \Delta q) \cos \theta \\ &= Q' + \Delta i \sin \theta + \Delta q \cos \theta \end{aligned} \quad \cdots (44)$$

ただし、 I' および Q' は Δi および Δq が共に0とのきの I'' および Q'' の値である。

$$E_i (= I'' - I') = \Delta i \cos \theta - \Delta q \sin \theta \quad \cdots (45)$$

なる誤差が、またQチャネル信号には

$$E_q (= Q'' - Q') = \Delta i \sin \theta + \Delta q \cos \theta \quad \cdots (46)$$

なる誤差が含まれる。

【0086】したがって、式(45)および(46)より Δi および Δq は、上記の式(42), (42)として求めることができるのである。このようにして、上記の抽出手法が説明されたことになるが、この第2実施例にかかる手法は、前述の第1実施例にかかる手法を更に一般化したものであることがわかる。逆に言えば、前述の第1実施例にかかる手法は、この第2実施例にかかる手法において、条件を付加して演算を簡素化した特殊手法であるともいえる。

【0087】ところで、上記のようにして Δi , Δq を出力するDRC制御回路90'としては、例えば図17に示すように、乗算器9001'~9004', 加算器9005', 9006', 反転ゲート9007'を組み合わせた回路が使用される。これにより、 $E=A \cdot C+B \cdot D$, $F=-A \cdot D+B \cdot C$ なる演算が行なわれる。なお、上記のようにして Δi , Δq を出力するDRC制御回路90'として、例えば図18に示すように、メモリ9008'を用いたものでもよい。この場合は、メモ

【0082】I, Qチャネル誤差検出手段90' Aは、等化器87-I, 87-QからのIおよびQ信号の正規復調レベルよりの誤差 E_i , E_q を検出するもので、前述の第1実施例におけるI, Qチャネル誤差検出手段90 Aと同じものである。また、ドリフト成分抽出部90' Bは、I, Qチャネル誤差検出手段90' Aで検出された誤差 E_i , E_q と前記位相回転を補正するために使用されたDVCO89からの信号 $\sin \theta$, $\cos \theta$ より、ドリフト成分 Δi , Δq を抽出するもので、この抽出されるドリフト成分 Δi および Δq が、前記の式(11), (12)と同じ、以下の式から求められるように構成されている。すなわち、ドリフト成分 Δi , Δq の抽出方法が前述の実施例と異なるのである。

【0083】

$$\Delta i = E_i \cos \theta + E_q \sin \theta \quad \cdots (41)$$

$$\Delta q = -E_i \sin \theta + E_q \cos \theta \quad \cdots (42)$$

以下、この第2実施例にかかるドリフト制御についての原理説明を行なう。いま、Iチャネルに Δi 、Qチャネルに Δq なるドリフトが生じているとすると、位相回転部86より出力される信号 I'' および Q'' は、式(1)および(2)より、以下のようになる。

【0084】

【0085】したがってIチャネル信号には

リ9008'に、 $E=A \cdot C+B \cdot D$, $F=-A \cdot D+B \cdot C$ のデータを書込む。

【0088】なお、この第2実施例では、出力が多ビットであるため、ローパスフィルタ102-I, 102-Qにはアキュムレータ等を使用する。このようにしても、前述の第1実施例と同様の効果ないし利点が得られる。

①第2実施例(DRC制御)の第1変形例の説明

式(41), (42)を使用して、前記第1実施例の第3変形例と同じ操作(各要素の極性だけを使用する)を行なうようにしてもよい。すなわち、 Δi , Δq , E_i , E_q , $\cos \theta$, $\sin \theta$ の極性を $D\Delta i$, $D\Delta q$, DE_i , DE_q , $D\cos \theta$, $D\sin \theta$ とすると、式(41), (42)の真理表は、図20のようになる。ここで、「×」とは、式(41), (42)の極性が確定しない場合を示している。

【0089】そして、不確定時の出力を使用しないことを前提とすると、 $D\Delta i$, $D\Delta q$ は $+=0$, $-=-1$ として、以下のようになる。

$$D\Delta i = DE_i (+) D\cos \theta = DE_o (+) D\sin \theta \cdots (47)$$

$$D\Delta q = DE_i (+) D\sin \theta = DE_o (+) D\cos \theta \cdots (48)$$

ただし、上式は、不確定時は除く。

る。 Δi に対しては、

【0090】また、不確定時の判断は、次の通りであ

$$DE_i (+) DE_o (+) D\cos \theta (+) D\sin \theta = 1 \cdots (49)$$

Δq に対しては、

$$DE_i (+) DE_o (+) D\cos \theta (+) D\sin \theta = 1 \cdots (50)$$

これらの(47)式～(50)式は、前述の第1実施例における第4変形例そのものである。

【0091】そして、上記のようにして Δi 、 Δq を出力するDRC制御回路90'としては、例えば図19に示すように、EXOR9009'～9012'、ORゲート9013'、9014'、反転ゲート9015'、9016'、フリップフロップ9017'、9018'を組み合わせた回路が使用される。また、上記手法の応用である第1実施例の第5変形例についても、同様にして実現できることはいうまでもない。

【0092】また、異符号の場合は出力せず、同符号の場合は出力させないようにして Δi および Δq を出力させることもできる。このように、データの符号のみを使用することにより、演算処理の簡素化を図ることができる。

(c) 第3実施例の説明

つぎに、図21を参照して、第3実施例を説明する。

【0093】この第3実施例にかかる準同期検波復調回路も、この図21に示すように、ハイブリッド(H)80、ミキサ(検波回路)81-I、81-Q、ローパスフィルタ82-I、82-Q、可変利得増幅器(AGC)83-I、83-Q、ドリフト補正回路(DRC)84-I、84-Q、アナログ/デジタル変換器(A/D変換器)85-I、85-Q、位相回転部86、等化器87-I、87-Q、デジタル可変周波数発振器(DVCO)89、固定周波数発振器(OSC)92、90°ハイブリッド(H)93、制御部(CONT)105、ローパスフィルタ94、101-I、101-Qをそなえて構成されている。

【0094】従って、この第3実施例の場合も、まずハイブリッド80には、直交する搬送波の振幅を伝送すべきデジタル信号によって振幅変調して合成した信号が入力される。また、OSC92では入力QAM信号の搬送波角周波数に近い周波数を発振してMIX81-I、81-Qに入力する。その後、ローパスフィルタ82-I、82-Qより出力される信号は、可変利得増幅器83-I、83-Q、ドリフト補正回路84-I、84-QおよびA/D85-I、85-Qを通して位相回転部86に入力される。そして、位相回転部86では、上記の式(1)および(2)なる演算が行なわれて、位相回転補正が施されて、位相回転部86の出力 $A_i(t)$ 、 $A_o(t)$ が等化器87-I、87-Qで等化されて2系列の信号 I_{CH} および Q_{CH} として出力されるようになって

【0095】ところで、制御部105は、VCO制御回路(VCO CONT)88、AGC制御回路(AGC CONT)91をそなえている。ここで、VCO制御回路88は、等化器87-I、87-Qからの出力を受けて、DVCO89を制御するための信号を出力するもので、前述の第1、第2実施例と同じものである。

【0096】また、AGC制御回路91は、等化器87-I、87-Qからの出力を受けて、可変利得増幅器83-I、83-Qを制御するための信号を出力するもので、この出力はローパスフィルタ(フィルタ手段)101-I、101-Qを介して可変利得増幅器83-I、83-Qへ出力されるようになっている。なお、ドリフト補正回路84-I、84-Qは所定の利得に設定されている。

【0097】すなわち、この第3実施例にかかる準同期検波復調回路は、ベースバンド(B.B)AGC制御を行なうものであるということが出来る。ところで、AGC制御回路91は、図22に示すように、I、Qチャネル誤差検出手段91A、利得成分抽出部91Bの機能を有している。ここで、I、Qチャネル誤差検出手段91Aは、等化器87-I、87-QからのIおよびQ信号の正規復調レベルよりの誤差 E_i 、 E_o を検出するもので、その検出手法は前述の各実施例と同じである。

【0098】また、利得成分抽出部91Bは、I、Qチャネル誤差検出手段91Aで検出された誤差 E_i 、 E_o と前記位相回転を補正するために使用されたDVCO89からの信号 $\sin \theta$ 、 $\cos \theta$ より、利得成分 $\Delta i-1$ 、 $\Delta q-1$ を抽出するもので、この抽出される利得成分 $\Delta i-1$ および $\Delta q-1$ が、前記の式(19)～(22)と同様の以下の式から求められるように構成されている。

【0099】

$$\Delta i-1 = E_i / I \cos \theta \cdots (51)$$

$$\text{又は} \Delta i-1 = E_o / I \sin \theta \cdots (52)$$

$$\Delta q-1 = -E_i / Q \sin \theta \cdots (53)$$

$$\text{又は} \Delta q-1 = E_o / Q \cos \theta \cdots (54)$$

次に、上記の利得制御についての原理説明を行なう。

(i) 説明1

まず、位相回転の前で、Iチャネルに、 Δi の振幅成分にずれがあるとき位相回転部86より出力される信号 I'' および Q'' は式(1)および(2)より次式で表される。

[0100]

$$I'' = \Delta i I \cos \theta - Q \sin \theta$$

$$= I' + (\Delta i - 1) I \cos \theta \cdots (55)$$

$$Q'' = \Delta i I \sin \theta + Q \cos \theta$$

$$= Q' + (\Delta i - 1) I \sin \theta \cdots (56)$$

したがって、Iチャンネル信号には

$$E_i = (\Delta i - 1) I \cos \theta \cdots (57)$$

なる誤差が、またQチャンネル信号には

$$E_q = (\Delta i - 1) I \sin \theta \cdots (58)$$

なる誤差が含まれる。

[0101] したがって、式(57)および(58)より利得誤差分 $\Delta i - 1$ は、上記の式(51)、(52)のようになる。すなわち、 $\Delta i - 1 = E_i / I \cos \theta$ 又は $\Delta i - 1 = E_q / I \sin \theta$ のようになる。さらに、Q

$$H \Delta i - 1 = (\Delta i - 1) I \cos \theta - (\Delta q - 1) Q \sin \theta / I \cos \theta$$

$$= (\Delta i - 1) - ((\Delta q - 1) Q / I) (\sin \theta / \cos \theta)$$

 $\cdots (59)$

となる。

[0104] ここで、 $\sin \theta / \cos \theta$ は時間と共に変動する要素であり、ローパスフィルタ101-I、101-Qの働きにより、この部分はローパスフィルタ101

$$H \Delta i - 1$$

$$= (\Delta i - 1) + (Q (\Delta q - 1) / I) (\cos \theta / \sin \theta)$$

$$\approx \Delta i \cdots (60)$$

(53)式については、

$$H \Delta q - 1$$

$$= - (I (\Delta i - 1) / Q) (\cos \theta / \sin \theta) + (\Delta q - 1)$$

$$\approx \Delta q \cdots (61)$$

(54)式については、

$$H \Delta q - 1$$

$$= (I (\Delta i - 1) / Q) (\sin \theta / \cos \theta) + (\Delta q - 1)$$

$$\approx \Delta q \cdots (62)$$

となる。このため、この場合も、後述の式(67)、(68)を利用するのが正確であるが、この点からも(51)～(54)式を使用できることがわかる。

[0106] なお、AGC制御回路90のI、Qチャンネル誤差検出部91Aは、前述の実施例と同様な演算処理によって、誤差 E_i 、 E_q を検出して出力するので、詳細な説明は省略する。また、利得成分抽出部91Bでは、I、Qチャンネル誤差検出部91Bより出力された E_i および E_q と、DVCO89より位相回転部86に供給している $\sin \theta$ および $\cos \theta$ の値より、Iチャンネルについては、(51)式または(52)式、Qチャンネルについては、(53)式または(54)式のどちらかを使用して、 $\Delta i - 1$ および $\Delta q - 1$ を出力する。

[0107] ところで、上記のようにして $\Delta i - 1$ 、 $\Delta q - 1$ を出力するAGC制御回路91としては、例えば図23に示すように2枚のメモリ9101、9102を用いたものを使用する。なお、メモリ9101には、 $D = B / (A \cdot C)$ (又は $-B / (A \cdot C)$) のデータを

チャンネルについても、同様にして、 $\Delta q - 1$ は上記の式(53)、(54)の次のようになる。

[0102] すなわち、 $\Delta q - 1 = -E_i / Q \sin \theta$ 又は $\Delta q - 1 = E_q / \cos \theta$ のようになる。これにより、利得成分 $\Delta i - 1$ および $\Delta q - 1$ の抽出手法が説明されたことになる。

(ii) 説明2.

(51)～(54)式の片チャンネルだけを考えた制御法(AGC)に、 Δi 、 Δq が存在すると考えても、回路

10上、近似的に上記と同様の結果が得られる。

[0103] すなわち、(51)～(54)式により求める Δi 、 Δq を $H \Delta i$ 、 $H \Delta q$ とし、 Δi 、 Δq を実際の振幅成分のずれとすると、(51)式に、後述の(71)式を代入して、

$-I$ 、 $101-Q$ の後へは伝わらない、よって、 $H \Delta i - 1 \approx \Delta i - 1$ となる。同様に、(52)～(54)式も次のようになる。

[0105] まず、(52)式については、

書込み、メモリ9102には、 $D = B / (A \cdot C)$ のデータを書込む。

[0108] ここで、誤差ビットの関係は前述の実施例と同様である。また、ローパスフィルタ101-I、101-Qでは、利得成分抽出部91Bより出力された $\Delta i - 1$ および $\Delta q - 1$ を濾波して可変利得増幅器83-I、83-Qに制御信号として出力する。なお、ローパスフィルタ101-I、101-Qとしては、 $\Delta i - 1$ および $\Delta q - 1$ がデジタル値であるため、前述の実施例と同様、アキュムレータ(遅延加算器)を使用したり、制御信号の上位1ビットだけにより動作するアップダウンカウンタを使用したりする。なお、この場合も、数ビット用いたアキュムレータの方が精度は良い。

[0109] このように、利得制御時に、利得成分抽出部91Bで、I、Qチャンネル誤差検出手段91Aで検出された誤差 E_i および E_q と、位相回転を補正するために使用した $\sin \theta$ および $\cos \theta$ と、復調出力信号IおよびQより、式(51)～(54)で示す演算を行なって

利得成分 $\Delta i-1$ および $\Delta q-1$ を出力し、フィルタ手段101-I, 101-Qでは、利得成分抽出部91Bより出力された $\Delta i-1$ および $\Delta q-1$ なる信号を濾波してスムージングして、可変利得増幅器83-I, 83-Qに出力することが行なわれるので、復調出力信号に含まれる誤差の中から、位相回転によって生じた直交信号成分による影響を除去して制御信号を得ることができる。これにより、利得制御が完全に行なわれ、多値化されたQAM信号を誤りなく復調することができる。

【0110】③第3実施例（AGC制御）の第1変形例の説明

また、Iチャネルは(51)式と(52)式から求める制御信号の平均、Qチャネルは(53)式と(54)式から求める制御信号の平均をとることもできる。すなわち、Iチャネルについては、得られた2種の利得成分 $\Delta i-1 = E_i / I \cos \theta$ と $\Delta i-1 = E_o / I \sin \theta$ との平均から求め、Qチャネルについては、得られた2種の利得成分 $\Delta q-1 = -E_i / Q \sin \theta$ と $\Delta q-1 = E_o / \cos \theta$ との平均から求めるのである。そして、このときのAGC制御回路91としては、例えば図24に示すようなメモリ9103を用いたものを使用する。なお、メモリ9103には、 $G = (B / (A \cdot E)) + (D / (A \cdot F)) / 2$ および $H = ((-B / (C \cdot F)) + (D / (C \cdot E))) / 2$ のデータを書込む。

【0111】このように $\Delta i-1$ 、 $\Delta q-1$ について、平均を出力させるようにすると、 $\Delta i-1$ 、 $\Delta q-1$ の精度が向上する。

③第3実施例（AGC制御）の第2変形例の説明

また、利得成分 $\Delta i-1$ および $\Delta q-1$ を、Iチャネルについては、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、 $\Delta i-1 = E_i / I \cos \theta$ 、 $\Delta q-1 = E_o / \cos \theta$ を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、 $\Delta i-1 = E_o / I \sin \theta$ 、 $\Delta q-1 = -E_i / Q \sin \theta$ を選択することにより求めてもよい。

【0112】すなわち、(51)式～(54)式から求

$$D(\Delta i-1) = DE_i (+) DI (+) D \cos \theta \quad \cdots (63)$$

(52)式について、 $D(\Delta i-1)$ は以下のようになる。

$$D(\Delta i-1) = DE_o (+) DI (+) D \sin \theta \quad \cdots (64)$$

(53)式について、 $D(\Delta q-1)$ は以下のようになる。

$$D(\Delta q-1) = DE_i (+) DQ (+) D \sin \theta \quad \cdots (65)$$

(54)式について、 $D(\Delta q-1)$ は以下のようになる。

$$D(\Delta q-1) = DE_o (+) DQ (+) D \sin \theta \quad \cdots (66)$$

そして、上記のようにして $D\Delta i-1$ 、 $D\Delta q-1$ を出力するAGC制御回路91としては、例えば図26に示すように複数のEXOR9105～9108と必要に応じて反転ゲート9109（図26においてカッコ内の信号が入力された場合は、この反転ゲート9109は不要）を用いたものを使用する。

まる値も、 $\cos \theta$ または $\sin \theta$ の値が0に近づいた時、 $1/\sin \theta$ 、 $1/\cos \theta$ が非常に大きくなり、 E_i 、 E_o が0に近づく。この時、やはり、 $\cos \theta$ 、 $\sin \theta$ 、 E_i 、 E_o の精度は悪くなる。そこで、前述の第1実施例の第2変形例と同様の考え方で、(51)式～(54)式を選択するのである。

【0113】すなわち、上記のように、利得成分 $\Delta i-1$ および $\Delta q-1$ を、Iチャネルについては、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、式(51)、(54)を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、式(52)、

(53)を選択するのである。そして、上記のようにして $\Delta i-1$ 、 $\Delta q-1$ を出力するAGC制御回路91としては、例えば図25に示すようにメモリ9104を用いたものを使用する。なお、メモリ9104には、 $|\cos \theta| \geq (1/2)^{1/2}$ のときに、 $G = B / (A \cdot E)$ 、 $H = D / (C \cdot E)$ のデータを書込み、 $|\cos \theta| < (1/2)^{1/2}$ のときに、 $G = D / (A \cdot F)$ 、 $H = -B / (C \cdot F)$ のデータを書込む。

【0114】このように $\Delta i-1$ 、 $\Delta q-1$ を選択的に算出すれば、精度の向上に寄与するものである。

③第3実施例（AGC制御）の第3変形例の説明

AGCの制御信号は、(51)～(54)式として表されるが、これらの計算を全ビット正確に求めるのではなく、 E_i 、 E_o 、 $\cos \theta$ 、 $\sin \theta$ の値が正の値をもつか負の値をもつか（これを極性とよぶ）だけに注目すれば、前述の第1実施例（DRC制御）の第3変形例と同様に、計算を簡易化することができる。

【0115】すなわち、I、Q、 E_i 、 E_o 、 $\cos \theta$ 、 $\sin \theta$ 、 $\Delta i-1$ 、 $\Delta q-1$ の極性（+を0、-を1とする）を、 DI 、 DQ 、 DE_i 、 DE_o 、 $D \cos \theta$ 、 $D \sin \theta$ 、 $D(\Delta i-1)$ 、 $D(\Delta q-1)$ として、(51)～(54)式を極性にだけ注目して書き直すと、次のようになる。(51)式について、 $D(\Delta i-1)$ は以下のようになる。

【0116】

【0118】すなわち、Iチャネル制御信号は(63)式または(64)式を使用して求め、Qチャネル制御信号は(65)式または(66)式を使用して求めるのである。なお、Iチャネル、QチャネルのA/D出力の極性とはA/D出力データの1ビット目を示す。

【0119】このように符号のみを使用することによ

り、計算を簡易化できるのである。

④第3実施例（AGC制御）の第4変形例の説明

また、上記のようにして符号を使用するものにおいて、2つの制御信号を加算することもできる。すなわち、この場合も、出力は0、1のデジタル1ビットであるから、2つの制御信号が同じ値の場合にのみ出力するようにする。この場合、AGC制御回路91としては、例えば図27に示すように複数のEXOR9110~9119、ORゲート9120、9121、反転ゲート9122、フリップフロップ9123、9124を用いたものを使用する。この回路では、ORゲート9120、9121の二入力が入力が2つの制御信号が一致したときに1になるようになっている。このようにすることで、更に精度が向上する。

【0120】④第3実施例（AGC制御）の第5変形例の説明

第4変形例の他の例を示す。この場合のAGC制御回路91は、図28に示すように、複数のEXOR9125~9132、反転ゲート9133、変換回路9134、9135を用いたものを使用する。このような構成により、出力を数ビットとして、両方の制御信号が共に+の時は出力は最大値を、共に-の時は最小値を、両方の制御信号が異なる時は中心値をとるようにする。なお、変換回路9134、9135は、メモリ等で実現する。

【0121】④第3実施例（AGC制御）の第6変形例の説明

第3変形例において、第2変形例のように、 θ の値によって、(63)式~(66)を選択するようにしてもよい。この場合は、 $0^\circ \leq |\theta| \leq 45^\circ$ のときは、Iチャネルでは(63)式を、Qチャネルでは(66)式を選択し、 $45^\circ < |\theta| \leq 90^\circ$ のときは、Iチャネルでは(64)式を、Qチャネルでは(65)式を選択するようにする。このときのAGC制御回路91は、図29に示すように、複数のEXOR9136~9143、絶対値演算回路9144、反転ゲート9145、比較器9146、セクタ9147、9148を用いたものを使用する。なお、比較器9146は入力が $(1/2)^{1/2}$ より大きいときにH信号を出しそれ以外でL信号を出すもので、セクタ9147、9148はH信号を受けるとA入力を選択し、L信号を受けるとB入力を選択するものである。このようにしても同様の効果が得られる。

【0122】(d)第4実施例の説明

図30は本発明の第4実施例を示すブロック図であるが、この第4実施例にかかる準同期検波復調回路も、第3実施例と同様、ベースバンド(BB)AGC制御を行なうもので、図30に示すように、ハイブリッド

(H)80、ミキサ(検波回路)81-I、81-Q、ローパスフィルタ82-I、82-Q、可変利得増幅器(AGC)83-I、83-Q、ドリフト補正回路(D

RC)84-I、84-Q、アナログ/デジタル変換器(A/D変換器)85-I、85-Q、位相回転部86、等化器87-I、87-Q、デジタル可変周波数発振器(DVCO)89、固定周波数発振器(OSC)92、 90° ハイブリッド(H)93、制御部(CONT)105、ローパスフィルタ94、101-I、101-Qをそなえて構成されており、従って、この第4実施例の場合も、まずハイブリッド80には、直交する搬送波の振幅を伝送すべきデジタル信号によって振幅変調して合成した信号が入力される一方、OSC92では入力QAM信号の搬送波角周波数に近い周波数を発振してMIX81-I、81-Qに入力している。その後は、ローパスフィルタ82-I、82-Qより出力される信号は、可変利得増幅器83-I、83-Q、ドリフト補正回路84-I、84-QおよびA/D85-I、85-Qを通して位相回転部86に入力される。そして、位相回転部86では、上記のようにして位相回転補正が施され、位相回転部86の出力 $A_i(t)$ 、 $A_q(t)$ が等化器87-I、87-Qで等化されて2系列の信号 I_{CH} および Q_{CH} として出力されるようになっている。

【0123】制御部105は、前述の各実施例と同様のVCO制御回路(VCO CONT)88と、前述の第3実施例とは異なるAGC制御回路(AGC CONT)91'とをそなえている。ここで、AGC制御回路91'は、等化器87-I、87-Qからの出力を受けて、AGC83-I、83-Qを制御するための信号を出力するもので、この出力がローパスフィルタ(フィルタ手段)101-I、101-Qを介して可変利得増幅器83-I、83-Qへ出力され、図31に示すように、I、Qチャネル誤差検出手段91'A、利得成分抽出部91'Bの機能を有している。

【0124】なお、以下の式(67)および(68)の分母のIおよびQは誤差を含まない値であり、I、Qチャネル誤差検出手段12より出力された(I')および(Q')をIおよびQとして演算する。しかし誤差 E_i および E_q は小であり、復調器出力のI'およびQ'をIおよびQとして演算させても $\Delta i-1$ および $\Delta q-1$ に含まれる誤差は少ない。

【0125】I、Qチャネル誤差検出手段91'Aは、等化器87-I、87-QからのIおよびQ信号の正規復調レベルよりの誤差 E_i 、 E_q を検出するもので、前述の第3実施例におけるI、Qチャネル誤差検出手段91'Aと同じものである。また、利得成分抽出部91'Bは、I、Qチャネル誤差検出手段91'Aで検出された誤差 E_i 、 E_q と前記位相回転を補正するために使用されたDVCO89からの信号 $\sin \theta$ 、 $\cos \theta$ より、利得成分 $\Delta i-1$ 、 $\Delta q-1$ を抽出するもので、この抽出される利得成分 $\Delta i-1$ および $\Delta q-1$ が、前記の式(17)、(18)と同じ以下の式から求められるように構

成されている。すなわち、利得成分 $\Delta i-1$ 、 $\Delta q-1$ [0126]
の抽出方法が前述の第3実施例と異なるのである。

$$\Delta i-1 = (E_i \cos \theta + E_o \sin \theta) / I \quad \cdots (67)$$

$$\Delta q-1 = (-E_i \sin \theta + E_o \cos \theta) / Q \quad \cdots (68)$$

以下、この第4実施例にかかる利得制御についての原理説明を行なう。さて、利得が変化してIチャネルの信号値が Δi (正規利得の場合は $\Delta i=1$)、Qチャネル

の信号値が Δq (正規利得の場合は $\Delta q=1$) となった場合を考えると、位相回転部より出力される信号 I'' および Q'' は、式(1)および(2)より

$$\begin{aligned} I'' &= \Delta i I \cos \theta - \Delta q Q \sin \theta \\ &= I' + (\Delta i-1) I \cos \theta - (\Delta q-1) Q \sin \theta \quad \cdots (69) \end{aligned}$$

$$\begin{aligned} Q'' &= \Delta i I \sin \theta + \Delta q Q \cos \theta \\ &= Q' + (\Delta i-1) I \sin \theta + (\Delta q-1) Q \cos \theta \quad \cdots (70) \end{aligned}$$

で表わされる。

[0127] したがって、Iチャネル信号には

$$E_i = (\Delta i-1) I \cos \theta + (\Delta q-1) Q \sin \theta \quad \cdots (71)$$

なる誤差が、またQチャネル信号には

$$E_o = (\Delta i-1) I \sin \theta + (\Delta q-1) Q \cos \theta \quad \cdots (72)$$

なる誤差が含まれる。

[0128] したがって、式(71)および(72)より利得誤差分 $\Delta i-1$ および $\Delta q-1$ は、上記の式(67)、(68)として求めることができるのである。このようにして、上記の抽出手法が説明されたことになるが、この第4実施例にかかる手法は、前述の第3実施例にかかる手法を更に一般化したものであることがわかる。逆に言えば、前述の第3実施例にかかる手法は、この第4実施例にかかる手法において、条件を付加して演算を簡素化した特殊手法であるともいえる。

[0129] ところで、上記のようにして $\Delta i-1$ 、 $\Delta q-1$ を出力するAGC制御回路91'としては、例えば図32に示すように、メモリ9101'を用いたものが使用される。この場合は、メモリ9101'に、 $G = (B \cdot E + D \cdot F) / A$ 、 $H = (-B \cdot F + D \cdot E) / C$ のデータを書込む。なお、この第4実施例では、出力が多ビットであるため、ローパスフィルタにはアキュムレータ等を使用する。

[0130] このようにしても、前述の第3実施例と同様の効果ないし利点が得られる。④第4実施例 (AGC

$$\begin{aligned} & (DE_i (+) DI (+) D \cos \theta) (+) (DE_o (+) DI (+) D \sin \theta) \\ &) = 1 \quad \cdots (75) \end{aligned}$$

となる。

$$\begin{aligned} [0133] \Delta q \text{ に対しては、} & \frac{DE_i (+) DE_o (+) DQ (+) D \cos \theta}{(DE_i (+) DQ (+) D \sin \theta)} \\ &) = 1 \quad \cdots (76) \end{aligned}$$

となる。

[0134] これらの(73)式～(76)式は、第3実施例の第4変形例そのものである。そして、上記のようにして $\Delta i-1$ 、 $\Delta q-1$ を出力するAGC制御回路91'としては、メモリが使用される。また、上記手法の応用である第3実施例の第5変形例第についても、同様にして実現できることはいうまでもない。

[0135] また、異符号の場合は $\Delta i-1$ を出力せず、同符号の場合は $\Delta q-1$ を出力させないようにして

制御)の第1変形例の説明式(67)、(68)を使用して、前記第3実施例の第3変形例と同じ操作(各要素の極性だけを使用する)を行なうようにしてもよい。すなわち、 $\Delta i-1$ 、 $\Delta q-1$ 、 E_i 、 E_o 、 $\cos \theta$ 、 $\sin \theta$ の極性を $D(\Delta i-1)$ 、 $D(\Delta q-1)$ 、 $D E_i$ 、 $D E_o$ 、 $D \cos \theta$ 、 $D \sin \theta$ とすると、式(67)、(68)の真理表は、図33、図34のようになる。ここで、「×」とは、式(67)、(68)の極性が確定しない場合を示している。

[0131] そして、この場合も、不確定時の出力を使用しないことを前提とすると、 $D(\Delta i-1)$ 、 $D(\Delta q-1)$ は $+ = 0$ 、 $- = 1$ として、以下ようになる。

$$\begin{aligned} D(\Delta i-1) &= D E_i (+) D I (+) D \cos \theta \\ &= D E_o (+) D I (+) D \sin \theta \quad \cdots (73) \end{aligned}$$

$$\begin{aligned} D(\Delta q-1) &= D E_i (+) D Q (+) D \sin \theta \\ &= D E_o (+) D Q (+) D \cos \theta \quad \cdots (74) \end{aligned}$$

ただし、上式は、不確定時は除く。

[0132] また、不確定時の判断は、次の通りである。 Δi に対しては、 $D E_i (+) D E_o (+) D \cos \theta (+) D \sin \theta = 1$ となり、これを変形すると、

$$\frac{D E_i (+) D \cos \theta (+) D \sin \theta}{D E_o (+) D Q (+) D \cos \theta} = 1 \text{ となり、これを変形すると、}$$

$$(+) (D E_o (+) D Q (+) D \cos \theta)$$

制御信号を出力させることもできる。このように、データの符号のみを使用することにより、演算処理の簡素化を図ることができる。

(e) その他

なお、上記の実施例は、利得制御、ドリフト制御が独立のものとして扱ったが、利得制御、ドリフト制御は、同様の手法で同時に行なわれても勿論よい。この場合のブロック図を示すと、図35のようになる。

[0136] また、図6、図7、図23のAGCのアン

ブ、DRCのDCの加算部は、容易にデジタルに置き替えることができる。この場合、アンプはかけ算器、DC加算は加算器となる。さらに、本発明は、上記の実施例に限定されるものではなく、その発明の主旨に従った各種変形が可能であることはいうまでもない。

【0137】

【発明の効果】以上説明したように、本発明によれば次の諸効果が得られる。

(1) 復調出力信号に含まれる誤差の中から、位相回転によって生じた直交信号成分による影響を除去して制御信号を得るようにしたため、ドリフト制御および利得制御が完全に行なわれ、多値化されたQAM信号を誤りなく復調することができる。

【0138】(2) 抽出されたドリフト成分や利得成分を、得られた2種の成分の平均から求めたり、選択的に求めたりすることもでき、このようにすれば抽出されたドリフト成分や利得成分の演算精度を向上できる。

(3) 位相回転によって生じた直交成分による影響を除去した制御信号を得る演算をデータ値の符号のみを使用するようにしたので、演算処理を大幅に簡単化することができる。

【0139】(4) 多値化された直交振幅変調(QAM)において、準同期検波が可能となり、これによりデジタル化された復調器を実現して、LSI化、小型化が容易になる。

【図面の簡単な説明】

【図1】第1の発明の原理ブロック図である。

【図2】第2の発明の原理ブロック図である。

【図3】本発明の第1実施例を示すブロック図である。

【図4】第1実施例の要部構成図である。

【図5】第1実施例のDRC制御回路の構成例を示す図である。

【図6】第1実施例のローパスフィルタの構成例を示す図である。

【図7】第1実施例の第1変形例にかかるDRC制御回路の構成例を示す図である。

【図8】第1実施例の第2変形例にかかるDRC制御回路の構成例を示す図である。

【図9】第1実施例の第3変形例にかかるDRC制御回路の構成例を示す図である。

【図10】第1実施例の第3変形例を説明する図である。

【図11】第1実施例の第4変形例にかかるDRC制御回路の構成例を示す図である。

【図12】第1実施例の第5変形例にかかるDRC制御回路の構成例を示す図である。

【図13】第1実施例の第5変形例を説明する図である。

【図14】第1実施例の第6変形例にかかるDRC制御回路の構成例を示す図である。

【図15】本発明の第2実施例を示すブロック図である。

【図16】第2実施例の要部構成図である。

【図17】第2実施例のDRC制御回路の構成例を示す図である。

【図18】第2実施例のDRC制御回路の他の構成例を示す図である。

【図19】第2実施例の第1変形例にかかるDRC制御回路の構成例を示す図である。

10 【図20】第2実施例の第1変形例を説明する図である。

【図21】本発明の第3実施例を示すブロック図である。

【図22】第3実施例の要部構成図である。

【図23】第3実施例のAGC制御回路の構成例を示す図である。

【図24】第3実施例の第1変形例にかかるAGC制御回路の構成例を示す図である。

20 【図25】第3実施例の第2変形例にかかるAGC制御回路の構成例を示す図である。

【図26】第3実施例の第3変形例にかかるAGC制御回路の構成例を示す図である。

【図27】第3実施例の第4変形例にかかるAGC制御回路の構成例を示す図である。

【図28】第3実施例の第5変形例にかかるAGC制御回路の構成例を示す図である。

【図29】第3実施例の第6変形例にかかるAGC制御回路の構成例を示す図である。

30 【図30】本発明の第4実施例を示すブロック図である。

【図31】第4実施例の要部構成図である。

【図32】第4実施例のAGC制御回路の構成例を示す図である。

【図33】第4実施例の第1変形例を説明する図である。

【図34】第4実施例の第1変形例を説明する図である。

【図35】本発明の他の実施例を示すブロック図である。

40 【図36】同期検波復調回路のブロック図である。

【図37】準同期検波復調回路のブロック図である。

【図38】位相回転部の構成図である。

【図39】DVCOの構成図である。

【図40】変調側の概略構成を示す図である。

【符号の説明】

1 直交検波器

2-I, 2-Q 利得補正部

3-I, 3-Q ドリフト補正部


4 位相回転部

50 5 DVCO制御部

- 6 フィルタ手段
 7 デジタル可変周波数発振器 (DVCO)
 8 ドリフト制御部
 8A I, Qチャンネル誤差検出手段
 8B ドリフト成分抽出手段
 9 フィルタ手段
 10 利得制御部
 10A I, Qチャンネル誤差検出手段
 10B 利得成分抽出手段
 11 フィルタ手段
 80 ハイブリッド (HYB)
 81-I, 81-Q ミキサ (MIX)
 82-I, 82-Q ローパスフィルタ (LPF)
 83-I, 83-Q 自動利得制御回路 (AGC)
 84-I, 84-Q ドリフト補正回路 (DRC)
 85-I, 84-Q アナログデジタル変換器 (A/D)
 86 位相回転部
 86-1~81-4 ミキサ
 86-5, 81-6 加算器
 87, 87-I, 87-Q 等化器 (EQL)
 88 VCO制御回路 (VCO CONT)
 89 デジタル可変周波数発振器 (DVCO)
 89-1, 89-2 遅延回路
 89-3 加算器
 89-4 メモリ
 90, 90', 190 DRC制御回路 (DRC CONT)
 90A I, Qチャンネル誤差検出手段
 90B, 90' B ドリフト成分抽出部
 91, 91', 191 AGC制御回路 (AGC CONT)
 91A I, Qチャンネル誤差検出手段
 91B, 91' B ドリフト成分抽出部
 92 発振器 (OSC)
 93 90° ハイブリッド
 94, 101-I, 101-Q, 102-I, 102-Q, 103 ローパスフィルタ (フィルタ手段)
 100, 105 制御部
 148-I, 148-Q デジタル/アナログ変換器 (D/A変換器)
 149-I, 149-Q ローパスフィルタ
 150-I, 150-Q ミキサ
 151 ハイブリッド
 152 搬送波発振器 (OSC)
 153 90° ハイブリッド
 10 9001~9004 メモリ
 9005, 9007, 9008~9013, 9019~9022, 9026~9029 EXOR
 9007, 9023, 9031 反転ゲート
 9014, 9015 ORゲート
 9017, 9018 フリップフロップ
 9024, 9025 変換回路
 9030 絶対値演算回路
 9032 比較器
 9033, 9034 セレクタ
 20 9001'~9004' 乗算器
 9005', 9006' 加算器
 9007' 反転ゲート
 9008' メモリ
 9009'~9012' EXOR
 9013', 9014' ORゲート
 9017', 9018' フリップフロップ
 9101~9104 メモリ
 9105, 9108, 9110~9119, 9125~9132, 9136~9143 EXOR
 30 9109, 9122, 9133, 9145 反転ゲート
 9120, 9121 ORゲート
 9123, 9124 フリップフロップ
 9134, 9135 変換回路
 9144 絶対値演算回路
 9146 比較器
 9147, 9148 セレクタ

【図6】

第1実施例のD/A変換器の構成図



【図10】

第1実施例の第3変換器の説明図

E_1'	$\cos \theta$	ΔI
+	+	+
+	-	-
-	+	-
-	-	+


【図13】

第1実施例の第5変換器の説明図

D_{A1}	D_{A2}	出力
+	+	255
+	-	127
-	+	127
-	-	0


【図2】

第2の発明の原理ブロック図



【図 3】


本発明の第 1 実施例を示すブロック図



(21)


【図4】

第1実施例の要部構成図




【図16】

第2実施例の要部構成図




【図5】

第1実施例のDRC制御回路の構成例を示す図




メモリ 9001 には、 $C = A/B$ のデリを書き込む
メモリ 9002 には、 $C = -A/B$ (または A/B) のデリを書き込む

【図39】



【图7】

第1実施例の第1変形例にかかるDRC 制御回路の構成例を示す図



よって $E = \left(\frac{A}{C} + \frac{B}{D} \right) \times \frac{1}{2}$

$$F = \left(-\frac{A}{D} + \frac{B}{C} \right) \times \frac{1}{2}$$

のデ-タを蓄え込む


【图 3 3】

[illegible][illegible]

注)×:不確定

【図8】

第1実施例の第2変形例にかかるDRC制御回路の構成例を示す図



メモリには $|\cos \theta| \geq \frac{1}{\sqrt{2}}$ の時 $E = \frac{A}{C}$ $F = \frac{B}{C}$


$$|\cos \theta| < \frac{1}{\sqrt{2}} \text{ の時 } E = \frac{B}{D} \quad F = \frac{A}{D}$$

のデータを書き込む

(24)

【図9】


第1実施例の第3変形例におけるDRC制御回路の構成例を示す図



(25)


【図11】

第1実施例の第4変形例に於けるDRC制御回路の構成例を示す図



[図12]

第1実施例の第5変形例におけるDRC制御回路の構成例を示す図



[図34]


第4変形例の第1変形例の真理値表

DE1	DE0	DQ	Dcosθ	Dsinθ	Ddq
+	+	+	+	+	+
+	+	+	-	+	-
+	+	+	-	-	-
+	+	-	+	+	+
+	+	-	-	+	-
+	+	-	-	-	-
+	-	+	+	+	+
+	-	+	-	+	-
+	-	+	-	-	-
+	-	-	+	+	+
+	-	-	-	+	-
+	-	-	-	-	-
-	+	+	+	+	+
-	+	+	-	+	-
-	+	+	-	-	-
-	+	-	+	+	+
-	+	-	-	+	-
-	+	-	-	-	-
-	-	+	+	+	+
-	-	+	-	+	-
-	-	+	-	-	-
-	-	-	+	+	+
-	-	-	-	+	-
-	-	-	-	-	-

注) x: 不確定

[図40]


変換例の概略構成図



(27)


[図14]

第1実施例の第6変形例にかかるDRC制御回路の構成例を示す図




(図15)

本発明の第2実施例を示すブロック図



【図17】


第2実施例のDRC制御回路の構成例を示す図



(30)

【図18】

第2実施例のDRC制御回路の他の構成例を示す図




$$\begin{cases} E = A \cdot C + B \cdot C \\ F = -A \cdot D + B \cdot C \end{cases}$$

のデータ書き込む

(31)

【図19】


第2実施例の第1変形例に於けるDRC制御回路の構成例を示す図



(32)


【图 2 1】

本発明の第3実施例を示すブロック図



【圖 2 2】


第3 実施例の要部構成図



(33)

[図23]


第3実施例のAGC制御回路の構成例を示す図



$$\left[\begin{array}{l} \text{メモリ 9101 には } D = \frac{B}{A \cdot C} \text{ (または } -\frac{B}{A \cdot C} \text{) のデータを蓄え込む} \\ \text{メモリ 9102 には } D = \frac{B}{A \cdot C} \text{ のデータを蓄え込む} \end{array} \right]$$

〔図24〕


第3実施例の第1変形例に於けるAGC制御回路の構成例を示す図



$$\left[\begin{array}{l} \text{メモリ9103には} \\ G = \left(\frac{B}{A \cdot E} + \frac{D}{A \cdot F} \right) \times \frac{1}{2} \\ H = \left(-\frac{B}{C \cdot F} + \frac{D}{C \cdot E} \right) \times \frac{1}{2} \\ \text{のデータを書き込む} \end{array} \right]$$

【図25】

第3実施例の第2変形例におけるAGC制御回路の構成例を示す図




$$\left[\begin{array}{l} \text{メモリ 9104 には} \\ |\cos \theta| \geq \frac{1}{\sqrt{2}} \text{ の時 } G = \frac{B}{A \cdot E} \quad H = \frac{D}{C \cdot E} \\ |\cos \theta| < \frac{1}{\sqrt{2}} \text{ の時 } G = \frac{D}{A \cdot F} \quad H = -\frac{B}{C \cdot F} \end{array} \right]$$

のデータを書き込む


【図26】

第3実施例の第3変形例におけるAGC制御回路の構成例を示す図




【図27】

第3実施例の第4変形例におけるAGC制御回路の構成例を示す図




[図28]

第3実施例の第5変形例におけるAGC制御回路の構成例を示す図



[図 29]


第3実施例第6変形例に於てAGC制御回路の
構成例を示す図



(40)


【図30】

本発明の第4実施例を示すブロック図



【図31】


第4実施例の要部構成図



(41)

【図32】


第3実施例のAGC制御回路の構成例を示す図



$$\left[\begin{array}{l} \text{メモリ}9101' \text{ には } G = (B \cdot E + D \cdot F) / A \\ \quad \quad \quad H = (-B \cdot E + D \cdot F) / C \\ \quad \quad \quad \text{のデータを蓄え込む} \end{array} \right]$$


〔図35〕

本発明の他の実施例を示すブロック図




[図36]

同期検波復調回路のブロック図



【图 3 7】

準同期檢波復調回路A7077圖



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

☒ OTHER: Black smears at the top of the page.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

This Page Blank (uspto)